图 1 麻省理工学院、南洋理工大学和台积电的研究人员发现，二维材料与半金属铋 (Bi) 相结合可实现极低的电阻，克服了实现 1 纳米芯片的挑战。 资料来源： 台湾国立大学

世界上最大的纯半导体工厂正在发生很多事情。

台积电3nm芯片将于今年第四季度进入量产，其3nm工艺节点的升级版N3E被吹捧在2023年下半年开始商业生产。接下来，台积电的2nm到 2025 年，新竹宝山工厂的芯片备受期待。 与晶圆厂的 3 纳米芯片相比，2 纳米芯片的处理速度有望提高 10% 至 15%，同时功耗降低 25% 至 30%。

台积电消息人士很快指出，其 3 纳米节点以外的制造技术目前正处于寻路阶段。 然而，台积电已经在研究 1 纳米技术这一事实是一个关键的发展。

1纳米技术突破

半导体工艺技术的进一步小型化增加了触点的电阻，因此台积电和其他大型晶圆厂正在努力寻找具有极低电阻、可传输大电流且可用于量产的触点材料。 2022 年 5 月，台积电宣布与 MIT 和 NTU 合作开发了 1nm 工艺节点的关键特性，但也澄清说，这些发现可能不一定很快用于商业芯片生产。

麻省理工学院、南洋理工大学和台积电联合发表的一篇论文描述了由金属引起的导电性间隙引起的制造挑战，以及单层技术如何受到这些金属引起的间隙的影响。 接下来，它建议使用后过渡金属铋和一些半导体单层过渡金属二硫属化物来减小间隙的尺寸，从而生产出比以前更小的二维晶体管。

图 2 将半金属铋电极与二维材料相结合可以显着降低电阻并增加电流传导。 资料来源：台湾国立大学

这一突破与一组新材料有关，这些材料可以在芯片中创建单层或二维 (2D) 晶体管，从而通过与层数匹配的因子来缩放整体密度。 台积电和麻省理工学院的团队已经展示了与各种现有半导体材料的低电阻欧姆接触，包括二硫化钼 (MoS ₂ )、二硫化钨 (WS ₂ ) 和二硒化钨 (WSe ₂ )。

简而言之，使用非硅材料有助于实现非常小的晶体管——小至 1 nm。 然而，正如台积电研究人员所承认的那样，1nm 工艺节点不太可能在未来几年内使用。 然而，为实现 1-nm 工艺几何结构寻找合适的晶体管结构以及合适的晶体管材料的工作是一项令人兴奋的发展。